Научная библиотека СГЮА

Главная

Упрощенный режим

Описание

Шлюз Z39.50

Базы данных

- результаты поиска

Вид поиска

Книги фонда НБ СГЮА

Дипломные работы выпускников СГЮА за последние 5 лет

Авторефераты

Диссертации

Период.издания науч.абонемента

Редкие книги Научной библиотеки СГЮА

Каталог электронных носителей

Труды ученых СГЮА

Саратовский край

Область поиска

Формат представления найденных документов:
полный	информационный	краткий

Отсортировать найденные документы по:
автору	заглавию	году издания	типу документа

Поисковый запрос: (<.>A=Недбайло, Юрий Александрович$<.>)

Общее количество найденных документов : 2
Показаны документы с 1 по 2

Недбайло, Юрий Александрович (инж.).
Оптимизация доступа к памяти в вычислительном комплексе "Эльбрус-3S" [Текст] / Ю. А. Недбайло, А. Е. Шерстнев // Информационные технологии. - 2008. - N 11. - С. 3-7. - Библиогр.: с. 7 (8 назв. ). - Проблемы проектирования вычислительных компелексов серии "Эльбрус". Магистерские проекты кафедры информатики и вычислительной техники МФТИ.- 2008.- N 11.- с. 2-32 . - ISSN 1684-6400

УДК

^a004.41/.42

ББК 32.973-018
Рубрики: Вычислительная техника
Программирование ЭВМ. Компьютерные программы. Программотехника
Кл.слова (ненормированные):
вычислительные комплексы -- программные комплексы -- Эльбрус-3S -- системные коммутаторы -- оптимизирующие контроллеры памяти
Аннотация: Обсуждается проектирование подсистемы памяти вычислительного комплекса Эльбрус-3S".

Доп.точки доступа:
Шерстнев, Андрей Евгеньевич (инж.); МФТИМосковский физико-технический институт

Найти похожие

Недбайло, Юрий Александрович.
Алгоритм интерливинга распределенного общего кэша многоядерного процессора для произвольного количества банков [Текст] / Ю. А. Недбайло, А. В. Сурченко, В. А. Пиков // Вопросы защиты информации. - 2023. - № 3. - С. 59-67 : 5 рис., 2 табл. - Библиогр.: с. 66 (11 назв. ) . - ISSN 2073-2600

УДК

^a004

ББК 32.97
Рубрики: Вычислительная техника
Вычислительная техника в целом
Кл.слова (ненормированные):
банки -- интерливинг -- каналы памяти -- кэш -- микропроцессоры -- многоядерные процессоры -- хэш-функции
Аннотация: Разработан алгоритм интерливинга кэша, поддерживающий произвольное количество банков. Эксперименты на 40-, 48- и 56-ядерных моделях процессора в тестах SPEC CPU2017 показали преимущество предложенного алгоритма над традиционным алгоритмом на основе деления в среднем порядка 1 процента производительности процессора.

Доп.точки доступа:
Сурченко, Александр Викторович (доктор технических наук); Пиков, Виталий Александрович
Нет сведений об экземплярах (Источник в БД не найден)

Найти похожие

Тематический навигатор

© Международная Ассоциация пользователей и разработчиков электронных библиотек и новых информационных технологий
(Ассоциация ЭБНИТ)