Главная Упрощенный режим Описание Шлюз Z39.50
Авторизация
Фамилия
Пароль
 

Базы данных


- результаты поиска

Вид поиска

Область поиска
Формат представления найденных документов:
полныйинформационныйкраткий
Отсортировать найденные документы по:
авторузаглавиюгоду изданиятипу документа
Поисковый запрос: (<.>K=эквивалентные схемы<.>)
Общее количество найденных документов : 2
Показаны документы с 1 по 2
1.


    Малина, Анна Сергеевна (аспирант).
    Разработка методов определения частотных свойств линейных электрических эквивалентных схем с использованием макромоделирования [Текст] = Development of Methods to Determine the Frequency of Linear Electrical Properties of Equivalent Circuits Using Macromodelling / А. С. Малина, Н. И. Борисов // Качество. Инновации. Образование. - 2013. - № 3. - С. 44-49 : рис. - Библиогр.: с. 48 (14 назв.)
УДК
ББК 31.2
Рубрики: Энергетика
   Электротехника в целом

Кл.слова (ненормированные):
линейные электрические эквивалентные схемы -- макромодели -- макромоделирование -- частотные свойства -- частотные характеристики -- эквивалентные схемы -- электрические эквивалентные схемы
Аннотация: О методе который дает возможность исключить из подсхем несущественные для данной задачи внутренние переменные, оставив лишь необходимые для пользователя входные и выходные характеристики и, тем самым, сократить количество уравнений анализируемой модели. При этом также появляется возможность организации параллельных вычислений - независимого анализа каждой макромодели в отдельности. Анализ модели, состоящей из макромоделей, производится с минимальной вычислительной погрешностью.


Доп.точки доступа:
Борисов, Николай Иванович (доктор технических наук ; профессор кафедры ИТАС)
Нет сведений об экземплярах (Источник в БД не найден)

Найти похожие

2.


    Тельпухов, Д. В. (кандидат технических наук).
    Метод поиска эквивалентных ошибок в логических схемах [Текст] = Development of a method for identical fault search in logical circuits / Д. В. Тельпухов, Р. А. Соловьев // Информационные технологии. - 2017. - Т. 23, № 8. - С. 575-582. - Библиогр.: с. 582 (13 назв.). - Библиогр. на рус. и англ. яз. . - ISSN 1684-6400
УДК
ББК 32.973-02
Рубрики: Вычислительная техника
   Перспективные архитектуры

Кл.слова (ненормированные):
инжектирование ошибок -- логические схемы -- эквивалентные схемы
Аннотация: Данная статья посвящена вопросам предварительной обработки логических схем для сокращения вычислительных затрат на оценку параметров сбоеустойчивости, а также затрат на верификацию и тестирование схемы.


Доп.точки доступа:
Соловьев, Р. А. (кандидат технических наук)
Нет сведений об экземплярах (Источник в БД не найден)

Найти похожие

 
© Международная Ассоциация пользователей и разработчиков электронных библиотек и новых информационных технологий
(Ассоциация ЭБНИТ)